中央大学 理工学部 電気電子情報通信工学科
 中央大学 大学院理工学研究科 電気電子情報通信工学専攻 竹内研究室

TOPICS
2016年度 2015年度 2014年度 2013年度 2012年度 2011年度 2010年度 2009年度
2008年度
2011年度
                                                                        
12/03/14 グリーン・ナノエレクトロニクスのコア技術開発の国際シンポジウムで
相変化メモリ(PRAM)の研究成果を発表します。
  • K. Takeuchi, K. Johguchi, T. Morikawa, K. Yoshioka and T. Shintani,
    “Temperature Controlling Set Method for Multi-Level Cell Phase Change Memories: x10 Fast Write, 80% Energy Saving”
  • 12/03/13 応用物理学会(早稲田大学)で9件の発表を行います。
  • 樋口和英, 宮地幸祐, 上口光, 竹内健,
    “50nm抵抗変化型メモリにおける書き換え回数向上手法”
  • 柳原裕貴, 田中丸周平, 竹内健,
    “NANDフラッシュメモリにおけるエラー回復システム”
  • 吉岡和顕, 上口光, 新谷俊通, 森川貴博, 竹内健,
    “温度制御による相変化メモリの低電力書込み手法”
  • 宮地幸祐, 篠塚康大, 宮野信治, 竹内健,
    “局所電子注入非対称パスゲートトランジスタを用いたSRAMにおける VTHシフト自己収束機構としきい値電圧付近VWL注入手法”
  • 宮地幸祐, 洪慶麟, 竹内健,
    “バルクとSOI NANDフラッシュメモリセルにおける微細化による短チャネル効果と 書き込み禁止時チャネル昇圧リークへの影響”
  • 宮地幸祐, 矢島亮児, 畑中輝義, 高橋光恵, 酒井滋樹, 竹内健,
    “強誘電体NANDフラッシュメモリの履歴効果と 高速・高信頼性SSD向けのための書き戻し消去法”
  • 宮地幸祐, 篠塚康大, 竹内健,
    “標準CMOSプロセス単体トランジスタを用いたドレイン側アシスト消去動作による 局所電子注入組み込みフラッシュメモリ”
  • 戸井田明俊, 宮地幸祐, 高橋光恵, 酒井滋樹, 竹内健,
    “ベリファイ付き1kb強誘電体NANDフラッシュメモリ”
  • 上口光, 畑中輝義, 竹内健,
    “3次元集積SSD昇圧回路ためのクラスタ化を用いたSi貫通電極制御手法”
  • 12/01/31 International 3D System Integration Conference で3次元積層SSDの論文を発表を行います
  • T. Hatanaka, K. Johguchi and K. Takeuchi,
    “A 3D-Integration Method to Compensate Output Voltage Degradation of Boost Converter for Compact Solid-State-Drives,”
    IEEE International Conference on 3D System Integration (3D IC), January 2012.
  • 12/01/17 IEEE Journal of Solid-State Circuits 2012年1月号にSSDの論文が掲載されました
  • S. Tanakamaru, C. Hung and K. Takeuchi,
    “Highly Reliable Lower Power Solid-State Drives (SSDs) Embedded with and Intelligent NAND Flash Memory Controller with Asymmetric Coding and Stripe Pattern Elimination Algorithm,”
    IEEE J. of Solid-State Circuits, vol. 47, no. 1, pp. 85-96, January 2012.
  • 11/12/15 集積回路研究会(ICD)で発表を行います。
  • 樋口和英・宮地幸祐・上口光・竹内健,
    “50nm抵抗変化型メモリにおける耐久性向上書き換え手法の研究,”
    電子情報通信学会集積回路研究会(ICD)
  • 畑中輝義・竹内健,
    “3次元積層ソリッド・ステート・ドライブ向け4倍高速Vpass(10V)生成、15%低消費電力,”
    電子情報通信学会集積回路研究会(ICD)
  • 11/11/25 2月のISSCCで竹内研から2件発表、CRESTディペンダブル・ワイヤレスSSDチームから3件発表します。
  • 13.2 “A 6T SRAM With a Carrier-Injection Scheme to Pinpoint and Repair Fails that Achieves 57% Faster Read and 31% Lower Read Energy,”
    K. Miyaji, T. Suzuki, S. Miyano, K. Takeuchi
  • 25.2 “Over-10×-Extended-Lifetime 76%-Reduced-Error Solid-State Drives (SSDs) with Error-Prediction LDPC Architecture and Error-Recovery Scheme,”
    S. Tanakamaru, Y. Yanagihara, K. Takeuchi
  • “A 7Gb/s/Link Non-Contact Memory Module for Multi-Drop Bus System Using Energy-Equipartitioned Coupled Transmission Line,”
    W-J. Yun, S. Nakano, W. Mizuhara, A. Kosuge, N. Miura, H. Ishikuro, T. Kuroda
  • “Voltage-Boosting Wireless Power Delivery System With Fast Load Tracker by ΔΣ-Modulated Sub-Harmonic Resonant Switching,”
    R. Shinoda, K. Tomita, Y. Hasegawa, H. Ishikuro
  • 11/11/10 シリコン材料・デバイス研究会(SDM)で発表を行います。
  • 宮地幸祐, 洪慶麟, 竹内健,
    “BulkとSOI NANDフラッシュメモリセルにおける短チャネル効果とチャネル昇圧リークの微細化限界の検討,”
    電子情報通信学会シリコン材料・デバイス研究会(SDM)
  • 11/11/05 上海で開催されるNVMTS2011で2件の発表を行います。
  • Ken Takeuchi,
    “Highly reliable Low Power Storage Class Memory & NAND Flash Memory Hybrid Solid-State Drive (SSD),”
    IEEE Non-Volatile Memory Technology Symposium (NVMTS), November 2011. 【招待講演】
  • Koh Johguchi, Toshimichi Shintani, Takahiro Morikawa, Kazuaki Yoshioka and Ken Takeuchi,
    “Temperature Controlling Set Method for Multi-Level Cell Phase Change Memories: x10 Fast Write, 80% Energy Saving,”
    IEEE Non-Volatile Memory Technology Symposium (NVMTS), November 2011.
  • 11/10/29 電気学会誌に解説論文が掲載されました。
  • 竹内健, “浸透してきた半導体ディスク装置,” 日本電気学会誌, vol. 131, no. 10, pp. 687-691, 2011.
  • 11/10/3 1本の論文が掲載されました。
  • Shuhei Tanakamaru and Ken Takeuchi,
    “A 0.5V Operation VTH Loss Compensated DRAM Word-line Booster Circuit for Ultra-Low Power VLSI Systems,”
    IEEE J. of Solid-State Circuits, vol. 46, no. 10, pp. 2406-2415, October 2011.
  • 11/9/7 1本の論文が掲載されました。
  • Kousuke Miyaji, Shuhei Tanakamaru, Kentaro Honda, Shinji Miyano and Ken Takeuchi,
    “Improvement of Read Margin and its Distribution by VTH Mismatch Self-Repair in 6T-SRAM with Asymmetric Pass Gate Transistor Formed by Post-Process Local Electron Injection,”
    IEEE J. of Solid-State Circuits, vol. 46, no. 9, pp. 2180-2188, September 2011.
  • 11/8/26 SSDMにて5件の発表を行います。
  • X.-Z.Zhang, M.Takahashi, K.Takeuchi, S.Sakai,
    “First 64kb Ferroelectric-NAND Flash Memory Array with 7.5 V Program, 108 Endurance and Long Data Retention”
  • Y.Shinozuka, K.Miyaji, K.Takeuchi,
    “A Zero Additional Process to Standard CMOS, 8F2, Scalable Embedded Flash Memory with Drain-side Assisted Erase Scheme”
  • K.Johguchi, T.Hatanaka, K.Takeuchi,
    “Adaptive Through-Silicon-Via Control with Clustering for 3D Solid-State-Drive Boost Converter System”
  • K.Miyaji, C.Hung, K.Takeuchi,
    “Pushing Scaling Limit Due to Short Channel Effects and Channel Boosting Leakage from 13nm to 8nm with SOI NAND Flash Memory Cells”
  • K. Higuchi,K. Miyaji,K. Johguchi,K. Takeuchi,
    “50nm HfO2 ReRAM with 50-Times Endurance Enhancement by Set/Reset Turnback Pulse & Verify Scheme”
  • 11/6/17 VLSIシンポジウム2011に論文が採択されました。
  • T. Hatanaka and K. Takeuchi, The University of Tokyo, Japan
    “4-Times Faster Rising VPASS (10V), 15% Lower Power VPGM (20V), Wide Output Voltage Range Voltage Generator System for 4-Times Faster 3D-integrated Solid-State Drives”
  • 11/5/31 2本の論文が掲載されました。
  • Koichi Ishida, Tadashi Yasufuku, Shinji Miyamoto, Hiroto Nakai, Makoto Takamiya, Takayasu Sakurai and Ken Takeuchi,
    “1.8V Low-Transient-Energy Adaptive Program-Voltage Generator Based on Boost Converter for 3D-Integrated NAND,”
    IEEE J. of Solid-State Circuits, vol. 46, no. 6, pp. 1478-1487, June 2011.
  • Mayumi Fukuda, Kazuhide Higuchi and Ken Takeuchi,
    “Non-volatile RAM and NAND Flash Memory-Integrated Solid-State Drives (SSDs) with Adaptive Codeword ECC for 3.6-Times Acceptable Raw Bit Error Rate Enhancement and 97% Power Reduction,”
    vol. 50, no.4, pp. 04DE09, Japanese Journal of Applied Physics (JJAP), April 2011.
  • 11/5/23 ISSCC報告会で発表を行います。
  • “95%-Lower-BER 43%-Lower-Power intelligent Solid-State Drive (SSD) with Asymmetric Coding and Stripe Pattern Elimination Algorithm”
    K. Johguchi, University of Tokyo
  • 11/5/18 The Seventh International Nanotechnology Conference on Communication and Cooperation で発表を行います。
  • Ken Takeuchi,
    “Storage Class Memory and Memory System Innovation - International Collaboration for Material, Device, Circuit, Signal Processing and OS Integration”
  • 11/5/17 LSIとシステムのワークショップ2011で2件のポスター発表を行います。
  • 田中丸周平, 洪慶麟, 竹内健,
    “非対称符号・ストライプパターン除去符号による 高信頼・低消費電力ソリッド・ステート・ドライブ(SSD)”
  • 上口光, 畑中輝義, 竹内健,
    “3次元積層SSDのためのプログラム電圧発生回路とTSVの検討”
  • 11/4/18 「ICD(集積回路研究会)メモリ研究会」 で3件の研究成果発表を行います。
  • [招待講演]高信頼・低電力SSD ~メモリコントローラによるデータ変調信号処理技術による高信頼化と低電力化~
    竹内 健・田中丸周平・洪 慶麟(東大)
  • [依頼講演]高速・低消費電力3次元積層ソリッド・ステート・ドライブ向け書き込み電圧(20V)発生回路とTSVの検討
    畑中輝義・上口 光・石田光一・安福 正・高宮 真・桜井貴康・竹内 健(東大)
  • 局所電子注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクトディスターブの抑制
    宮地幸祐・本田健太郎・田中丸周平(東大)・宮野信治(半導体理工学研究センター)・竹内 健(東大)
  • 11/4/10 4本の論文が論文誌に掲載されました。
  • K. Johguchi, T. Hatanaka, K. Ishida, T. Yasufuku, M. Takamiya, T. Sakurai and K. Takeuchi,
    “Through-Silicon-Via (TSV) design for a 3D-Solid-State-Drive (SSD) System with Boost Converter in a Package,”
    IEEE Transactions on Components, Packaging and Manufacturing Technology,
    vol. 1, no. 2, pp. 269-277, February 2010.
  • S. Tanakamaru, M. Fukuda, K. Higuchi, A. Esumi, M. Ito, K. Li and K. Takeuchi,
    “Post-manufacturing, 17-times Acceptable Raw Bit Error Rate Enhancement, Dynamic Codeword Transition ECC Scheme for Highly Reliable Solid-State Drives, SSDs,”
    Solid-State Electronics, vol. 58, no. 1, pp. 2-10, April 2011.
  • K. Miyaji, S. Noda, T. Hatanaka, M. Takahashi, S. Sakai and K. Takeuchi,
    “A 1.0V Power Supply, 9.5GByte/sec Write Speed, Single-Cell Self-Boost Program Scheme for Ferroelectric NAND Flash SSD,”
    Solid-State Electronics, vol. 58, no. 1, pp. 34-41, April 2011.
  • T. Hatanaka, M. Takahashi, S. Sakai and K. Takeuchi,
    “Improvement of Read Disturb, Program Disturb and Data Retention by Memory Cell VTH Optimization of Ferroelectric (Fe)-NAND Flash Memories for Highly Reliable and Low Power Enterprise Solid-State Drives (SSDs),”
    IEICE Transactions on Electronics, vol. E94-C, no. 4, pp. 539-547, April 2011.
  • 11/3/23 月刊『致知』にインタビュー記事が掲載されました。
    【インタビュー/新たな地平を拓く】
    限りなき技術への挑戦 --フラッシュメモリー開発秘話

    Copyright c Takeuchi Laboratory, All Rights Reserved.